>Komisch, dass immer irgend einer den Hitler-Vergleich bringt.
Vor 50 Jahren war 1953. Da war Hitler schon lange tot...
Ich glaube, du hast da jetzt grade was nicht ganz verstanden...
>Normal ist das ein klares Zeichen dafür, dass der Autor dieses
>Vergleichs keine Argumente mehr hat und deshalb den Fragesteller
>mit irgend einem Verbrecher gleichsetzt, er wird dann ja wohl seine
>Klappe halten und wieder gehen...
Vielleicht ist der Autor auch einfach nur so dermassen verwundert über
dich, dass er versucht diese Verwunderung durch einen Vergleich
auszudrücken.
Und ich vermute mal, dass er auch nicht Hitler damit meinte, sondern
ehr eine "generelle Person".
Vielleicht solltest Du nun mal langsam wieder ruhig werden und die
sachlichen Antworten auf deine Postings mal genau und unvoreingenommen
durchlesen.
Vielleicht merkst du dann, dass man dir im Grunde doch nur helfen
will, was ich ehrlich gesagt gar nicht mehr so recht verstehen kann,
nachdem was du hier so abziehst...
Und noch eins zu den ICs (ja, ich kanns nicht lassen *g*):
<Spass>
Wenn du ICs so verachtest, dann frag ich mich, wie du überhaupt hier
posten kannst. Hast du deinen Rechner aus Transitoren aufgebaut... *g*
Wenn alle so über ICs denken würden, dann gäbs heute aber so
einiges
nicht...
</Spass>
Post subject: M16C - Wie oft ist der Flash beschreibbar?
Posted: 2003-07-24 22:40:59
Replies: 20 Views: 1409
Hallo,
ich möchte in meinem nächsten Projekt (auf Anraten dieser NG) gerne
einen M16C Mikrocontroller verwenden. Vorzugsweise den M 30624 FGAFP,
da es den bei Reichelt gibt und er im Grunde alle meine Anforderungen
erfüllt.
Nun habe ich mir mal ein Datenblatt runtergeladen und darin steht,
dass der Flashspeicher nur 100 mal beschreibbar wäre.
Das ist ja nicht besonders viel für eine Entwicklungsphase.
Und wenn ich den Controller auf meine Platine löte, ist es ja auch
nicht mehr so einfach ihn auszutauschen, wenn der Flash-Speicher im
Eimer ist. Mal ganz abgesehn von den Kosten eines neuen Controllers...
Also, stimmt es, dass der Speicher nur 100 mal beschreibbar ist?
Oder ist das vielleicht nur der Wert, den der Hersteller garantiert
und in Wirklichkeit ist er meistens viel öfters beschreibbar?
Oder kann man den Programmcode vielleicht zum Debuggen in den RAM
laden? Von der Speicherorganisation scheind es so, als lägen Flash und
RAM im gleichen Adressraum. (Habe das Datenblatt nur grob überflogen)
Gibt es vielleicht sonst noch Wege, dieses Problem zu umgehen?
Ach, und nochwas:
Ich habe grade bei Reichelt gesehn, dass der 5V Typ am Ende mit FGAFP
gekennzeichnet ist und der 3V Typ mit FGMFP.
Im datenblatt heisst der 5V Typ aber FGPS und der 3V Typ FGLPS.
Hat das einen Grund?
Post subject: M16C - Wie oft ist der Flash beschreibbar?
Posted: 2003-07-25 23:25:12
Replies: 20 Views: 1409
Hi,
danke für deine Antwort.
>Selbst wenn er wirklich nur 100 mal beschreibbar ist, so
>kannst du den ganz locker ein paar Tausendmal beschreiben. Bloss sind
>die Daten dann halt keine 10 Jahre sondern nur noch 1 Jahr oder so
>haltbar. Fuer einen Prototyp kein Problem die verkauft man ja nicht. :-)
Das wusste ich noch gar nicht. D.h. desto öfter ich einen Flash
beschreibe (bzw. lösche) desto kürzer hält er die Daten...
Naja, dann werd ich einfach mal loslegen.. :-)
Post subject: M16C - Wie oft ist der Flash beschreibbar?
Posted: 2003-07-26 00:46:38
Replies: 20 Views: 1409
Hi!
erstmal vielen Dank für deine ausführliche Antwort.
>Da gibts ne App Note dazu. Ist absolut kein Problem. Wenn ichs
>richtig im Kopf habe kanst Du das Teil "in reality" ein paar zig
>tausend mal flashen.
na dann ist ja alles ok.
>Zum Thema Speicherorganisation - da liegst Du falsch. Das INTERNE Ram
>beginnt üblicherweise um 0x400 (kann glaube ich je nach CPU Typ
>varieren). Flash beginnt (abhängig von der Grösse) am
"oberen" Ende
>also z.B. 0xA0000.
Äh, also ich meinte, dass ROM und RAM sozusagen über den selben Bus
angesprochen werden können. Nicht wie beim AVR, wo Flash und RAM/IO
völlig getrennt sind - also beide bei 0x0000 anfangen. Aber das is ja
nun egal, wenn der Flash doch öfters beschrieben werden kann.
>Die Typen sind etwas verwirrlich. Wenn Du auf die Renesas Seite gehst
>solltest Du klar kommen (sprich schauen dass Du das richtige Datenblat
>runterziehst)
Sorry, haste da ne Adresse? Ich hab das Datenblatt auf so ner
Uni-Seite gefunden, wo die mit dem Controller ein Projekt gemacht
haben.
>Ich verwende im Moment den M30626FHPGP. Das ist ein
>3.3V Typ hat aber 384KB Flash und 32KB Ram.
Gibts dazu auf der Renesas Seite auch Infos? Dann schau ich mir den
natürlich auch mal an... Allerdings denke ich, dass 256K schon ne
menge Holz sind... :)
Da du dich ja anscheinend ganz gut mit den Dingern auskennst würde ich
gerne noch ein paar Fragen stellen, die mir beim Durchlesen des
Datenblatts so gekommen sind. Wäre toll, wenn du oder auch jemand
anderes zu der ein oder anderen Frage was sagen könnte:
1. Mikroprozessormode/Extendet-RAM Mode:
Sehe ich das richtig, dass der Controller im µP-Mode den internen
Flash gar nicht ansprechen kann, oder heisst das nur, dass ich z.B.
keine Konstanten aus dem Flash laden kann, der Code im int. ROM aber
schon abgearbeitet wird? (Wäre super, weil ich dann praktisch 1 MB
ext. Bereich hätte, sonst fehlen ja 256K)
Ich vermute aber ehr nein, so dass ich für max. ext. Adressraum
allerdings mit "Code im Controller" den Extendet-RAM Mode brauche,
richtig?
2. BCLK:
Das ist wohl die Clock für die CPU und den ext. Bus. Sinnvollerweise
würde ich die gerne auf volle OSC Freq. stellen, also auf 16MHz, damit
ich auch die max. Performance erhalte. Das bedeutet ja dann, dass ein
kompletter ext. RAM Zugriff (ohne Waitstates) innerhalb von einem
Takt, also 62.5ns passiert. Reichen dafür die 55ns SRAM Typen oder
stehen die 55ns nur für einen Teil des Zugriffvorgangs? Das hatte
letztens schonmal jemand hier gefragt, aber zu einer richtigen klaren
Antwort kam es leider nicht, jedenfalls hab ich keine gelesen.
3. CS3:
Dann habe ich es so verstanden, dass das CS3 Signal nur für den
untersten ext. 8K Block aktiviert wird. Heisst dass, ich kann CS3 als
"Eingang" für die Adressdekodierung meiner Perepheriehardware
nehmen,
so dass ich nur noch 13 Adressen zu dekodieren brauche?
Und ausserdem, dass ich für diesen 8K Block gesondert einen Waitstate
aktivieren kann?
Funktioniert das mit dem RDY Signal so, dass es einfach so lange auf
Low gehalten wird, bis die ext. Perepherie Hardware "fertig" ist,
also
die Adresse/Daten lange genug anlag?
4. Programmierung:
Ist es richtig, dass ich zum Programmieren nur meinen PC an einen UART
des Controllers anschliessen muss, und ich so mit dem Boot-Code meinen
eigentlichen Code draufladen kann? Kann der Boot-Code auch
draufbleiben, wenn der Controller "Stand-Alone" laufen soll?
Erlaubt dieser Code vielleicht sogar Debugging?
Sorry für die vielen Fragen. Habe bis jetzt nur AVR gemacht und der
hatte doch einige dieser Features nicht. :)
Post subject: M16C - Wie oft ist der Flash beschreibbar?
Posted: 2003-07-26 18:24:49
Replies: 20 Views: 1409
Hi!
>bitte - man muss ja dem M16C etwas helfen. Das Teil ist so gut dass es
>wirklich schwer zu verstehen ist warum nicht mehr Leute damit was tun.
Bin jetzt schon mächtig gespannt. :)
>Siehe Link. Beachten musst Du auch dass wie erwähnt nur ein Adressraum
>vorhanden ist. D.h. je mehr Flash desto weniger Adressraum für
>Pheripherie (z.B. externes Ram etc.) Ok, das kommt nun auf den Modus
>auch noch an. Mit dem 4MB Modus habe ich mich zuwenig auseinander
>gesetzt.
So, wie ich das verstanden habe, kann man dann verschiedene Blöcke des
ext. Bereichs umschalten, aber das hätte man ja auch ohne dieses
"vorgesehene Feature" mit 2, 3 IO-Pins machen können. Ich sehe
irgendwie nicht so ganz den Vorteil...
Da ich aber sowiso nicht vorhatte, die 1MB Grenze zu durchstossen, ist
das erstmal egal... :-)
Das mit dem Flash stimmt natürlich. Ich denke da werde ich erst mal
bei dem "Reichelt-Typ" bleiben. Sonst hab ich naher noch zuwenig RAM.
Und 256K sollte ja nun wirklich erst mal reichen, das grösste was ich
bis jetzt hatte waren 8K...
>Auch die Softwareumgebung von Renesas ist
>wirklich gut und hat einige positive Überraschungen zu bieten. Was ich
>nicht tun würde ist mit den gepushten Produkten von IAR etc. zu
>Arbeiten. Einfach NC30, TM und KD30 installieren - das reicht völlig.
Über die Entwicklungsumgebung habe ich mir bisher noch gar keine
Gedanken gemacht. Ich habe einfach mal gehofft, dass es da schon
irgendwas brauchbares geben wird.
Gibts diese drei Programme (NC30, TM und KD30) umsonst? Das wär
natürlich super. :-)
>Dann gibts den "Memory expansion Mode". In diesem Modus teilt
>sich die CPU den Adressraum mit dem externen und internen Speicher
>(egal ob internes Flash oder Ram). Dieser Modus ist wirklich
"nett"
>wenn man Pheripherie anschliessen will und z.B. noch etwas mehr
>Speicher braucht etc. Ich habe in meinem Design z.B. 2 Pheripherien
>und ein externes SRAM.
Ok, das ist auch das was ich brauche. Also, alles klar...
>Die CPU unterstützt für ihre eigene Funktion die main clock, sub
>clock, ring oscillator clock oder PLL clock.
Ich glaube ring Osc. und PLL gibts bei meinem Model (M 30624) noch
nicht.
>Damit kannst Du die CPU
>z.B. intern mit 16, extern mit 8 Mhz takten. Die von mir erwähnte CPU
>läuft übrigens maximal mit 24Mhz (auch eine kleine neuerung). Das
geht
>aber nur mit extern 12Mhz und intern PLL Clock (ok, es läuft auch mit
>einem externen 24Mhz Quarz ist aber out of spec).
Was meinst du mit int. 16 MHz und ext. 8 MHz? Nur dass der ext.
anliegende Takt 8 MHz ist und intern verdoppelt wird, oder dass der
ganze ext. Bus dann mit 8 MHz läuft?
Das scheind der M 30624 auch noch nicht zu können, ich bin mit 16 MHz
aber erstmal zufrieden.
>Natürlich sollte das RAM schnell genug sein. Mit der 16Mhz Variante
>müsste 55nS ok sein. Ich verwende aber ein 16 Bit organisiertes Ram
>von Samsung (K6R4016V1D-TI10) das ist 10nS schnell - also wirklich
>kein Probelm. Da dieses Ram 16x256KB organisiert ist hätte ich
>theoretisch 512KB Ram. Da aber der Adressraum anderweitig benutzt ist
>verbleiben effektiv nur noch 320KB - hat mir aber gereicht.
Hm, zu der Adressraumorganisation hätte ich da auch noch ne kleine
Frage (Ich denke jetzt an 16 Bit, seperaten ext. Bus):
Und zwar bin ich etwas durcheinander, da ja der ext. Datenbus 16-Bit
organisiert ist, aber der ext. Adressraum mit den 20 Adressleitungen
Byteweise angesprochen werden kann. Heisst das, dass bei einem 16-Bit
Zugriff die Adressleitung 0 irrelevant wird?
Also, ich hatte vor, zwei RAMs vom Typ 512Kx8 zu verwenden. Einen an
das High-Byte und einen an das Low-Byte des Datenbusses.
Für die Bus Signale wollte ich den Modus mit RD, WRL und WRH nehmen.
RD wollte ich an beide RAMs führen, WRL an den Low-Byte RAM, WRH an
den High-Byte RAM. Die Adressleitungen vom M16C würde ich dann ab A1
an beide RAMs legen. Chipselect beider RAMs würde enabled wenn ext.
Adresse anliegt, es aber keine Adresse für ext. Perepherie ist.
Ich würde zwar etwas RAM verschwenden, da ja die letzten 256K vom
Flash-ROM belegt sind, aber das wär mir mal egal.
Ext. Perepherie wäre dann z.B. ein IDE Interface. Dieses hat nun aber
einen 16 Bit Datenbuss. Da hatte ich dann vor, dessen WR nur auf low
zu setzten, wenn WRL und WRH vom M16C low sind. RD könnte ich ja
einfach verbinden. Die Adresse für die ca. 10 Register des IDE
Interfaces würde ich dann wieder aus A1-A4 des Datenbusses vom M16C
generieren.
Entsprechend für andere ext. Perepherie.
Würde das so funktionieren?
>Wenn das
>bei Dir um ein Studium Projekt oder was privates geht kann ich Dir ein
>paar davon organisieren. Sonst wird dir z.B. Rutronik solche Rams
>sicher gerne verkaufen.
Ist ein privates Projekt. Danke für das Angebot, aber nicht nötig.
Soviel kosten die Dinger ja auch nicht. Und bei Reichelt muss ich
sowiso bestellen.
>Die CS Signale und deren Mapping in den Adressraum varieren von Typ zu
>Typ. Bei der von mir verwendeten CPU wurde CS3 z.b. dem grösseren
>Flash Adressraum "geopfert" und es stehen also nur CS0 - CS2 zur
>verfügung - ein Nachteil, hat mir aber (noch) gereicht.
Habs mir grade nochmal durchgelesen und denke, das müsste bei dem
M 30624 so funktionieren (mit dem CS3). Werds einfach ausprobieren.
>Ich bin mir
>nicht sicher ob ich Deine Frage richtig verstehe, aber ich habe z.B.
>eine CF - Karte an 0x10000 gemappt, führe aber nur 4 Adresslietungen
>(A0-A2 und A10) zur Karte hin. Wenn ich dann was an Adresse 0x10000
>schreibe, wird CS1 (low) aktiv und die Karte "sieht" dann
>logischerweise nur maximal A0 - A10 (wobei A3 - A9 fix auf GND gelegt
>sind). Das externe RAM hingegen hängt bei mir an CS0 und da sind alle
>Adressleitungen verbunden.
Hm, ich werde mir das einfach noch ein paar mal durchlesen... Das wird
schon. Ansonsten bau ich eben doch nen Adressdekoder ein. Ich möchte
halt ausser den paar ext. Perepheriegeräten möglichst alles voll RAM
machen.
>Bei der von mir verwendeten CPU geht das. Ich glaube aber (bin mir
>hier nicht sicher) dass das ein neues (und wertvolles) Feature dieser
>CPU ist. Will sagen wenn ich mich nicht irre kann das die von Dir z.Z.
>Favorisierte CPU noch nicht. Das Datenblatt wird hier aber sicher
>klärung bieten.
Habs grade eben nochmal gelesen. Scheind auch bei dem M 30624 zu
funkionieren.
>Ja, mit RDY fügst Du Waitstates ein. HOLD könntest Du auch noch
>verwenden.
Was ist denn der Unterschied zwischen RDY und HOLD?
Das habe ich irgendwie noch nicht so ganz raus.
Gibt des denn Hardware, die das RDY Signal direkt anspricht? Oder baut
man sich da einen Counter, der nachdem RD/WR auf Low ging die BCLK
zählt und erst nach ein paar Takten RDY wieder freigibt?
>Ja, es gibt ein Tool (Flashstart) mit dem Du den Code in den
>Kontroller überträgst.
(snip)
Ok, das ist ja wunderbar. Scheind ein richtig klasse Teil zu sein. *g*
Und vielen Dank nochmal für alle Eure guten Antworten hier.
Aber eine Frage hätte ich noch, was mir eben auffiel:
Der Controller hat ja zwei Stackpointer, einen für Interrupts und
einen für Normalbetrieb. Wo ist denn da der Sinn?
Post subject: M16C - Wie oft ist der Flash beschreibbar?
Posted: 2003-07-27 00:28:10
Replies: 20 Views: 1409
Hi!
>Naja, man kann die Umgebung von Renesas runterladen und dann - so
>glaube ich - ein halbes Jahr lang "evaluieren"...
Kann man, nachem das halbe Jahr rum ist, auch wieder die Zeit
zurückdrehn oder sonstige Massnahmen ergreifen? :-)))
Naja wenns gut ist kann man ja auch mal n paar
Post subject: M16C - Wie oft ist der Flash beschreibbar?
Posted: 2003-07-27 14:21:27
Replies: 20 Views: 1409
Hi!
>Nein, Deine 2x256 KB sind ab 0x30000 gemappt. /CS0 ist nur active low
>wenn Du einen Adresse zwischen 0x30000 - 0xcffff ansprichst (das ist
>bei der 256 KB Flash 20KB Ram CPU so, also die welche Du nehmen
>willst). Du verdrahtest also A1 - A18 an die chips. Wenn A19 high ist
>(was deine Ram Bausteine dann ja nicht sehen), "passt" der rest
des
>Busses so dass deine Ram Bausteine den Bereich von 0 - 2ffff sehen.
>D.h. Du kannst die vollen 512 KB nutzen.
Jetzt weiss ich, was du meinst...
Ich musste mir das ein paar mal durchlesen... :-)
Du gehst davon aus, dass ich nur 512KB als ext. RAM nutzen möchte.
Der ext. verfügbare Adressraum geht ja aber von 0x6000 bis 0xBFFFF.
Das sind 744KB und die würde ich auch gerne bis auf die 8KB (welche ja
durch CS3 selektiert werden und für ext. Geräte sein sollen) nutzen.
Deshalb war mein Gedanke, einfach 2x 512x8 zu nehmen. auch wenn dann
1024KB - 744KB = 280KB ungenutzt blieben.
>>Sprich man müsste bei 8 Bit die Eingabe immer erst ver &0x00FF
en?
>
>Nein, das macht die CPU schon. Wenn aber die PHERIPHERIE macht ein
>einem 16Bit Zugriff eventuell was anderes als bei einem 8 Bit Zugriff
>und das KANN problematisch sein - KANN, hängt von der Pheripherie ab.
(snnip)
Ok, alles klar. Danke für den Hinweis.
>>Ist natürlich ein Argument. Ich werde morgen mal versuchen meine
>>Speicherorganisation auf diese Signale auszulegen.
>
>Fürs RAM ists kein Thema, bei Pheripherie kommts darauf an. Bei CFs
>must Du entweder immer 16 Bit zugriffe ausführen und dann
tatsächlich
>Operationen durchführen (z.B. Statusregister und Komandoregister) oder
>eben einen sauberen 8 Bit Zugriff implementieren. ACHTUNG, das ist
>aber beim M16C so dass nur entweder der ganze Buss mit 16 Bit läuft
>oder 8-Bit. Du kannst also nicht pro /CS Area wählen (wäre ganz
nett
>wenn das ginge).
Da muss ich mir die Pheripherie erst nochmal genauer anschauen, obs
da Probleme gäbe.
>>Ok, mit dem CS3 bekomme ich meinen 8K Block, aber darin muss ich ja
>>noch bischen zwischen den verschiedenen Peripheriegeräten
>>unterscheiden... Aber die paar Gatter dürften nicht das Problem
>>werden...
>
>Uhmmm - Du hast doch /CS0 - /CS3 - warum nicht ein Chipselect pro
>Pheripherie? Dazu sind die doch da!
Wie oben erwähnt würde ich die Bereiche von CS0 bis CS2 gerne
für RAM
nutzten. Deshalb muss ich da nocheinmal die Adresse anschauen.
Übrigens: CS0 hat ja laut Datenblatt einen internen Pull-Up. CS1-CS3
nicht. Könnte ich jetzt einfach CS0 bis CS2 zusammenschalteten und
somit meinen RAM aktivieren? Das wäre ja dann genau der komplette
externe Bereich ohne die 8KB am Anfang. Vorrausgesetzt, der Pull-Up
von CS0 reicht auch für CS1 und CS2.
>>Hm, CSE find ich grade nicht, aber im CSR Register kann ich für
jeden
>>CS einzeln nen Waitstate enablen.
>
>Ja, EINEN. Mit CSE kannst Du dann bis zu zwei weitere definieren. Es
>gibt Pheripherie bei der EIN Waitstaite einfach nicht ausreicht.
Ach so, ja, das stimmt. Geht nur einer. Für alles andere bräuchte ich
dann RDY.
>>Die Frage ist natürlich, ob ein Waitstate für das IDE
Register
>>reicht... Sonst muss ich da wohl doch was mit RDY machen.
>
>Für CompactFlash - soviel kann ich dir sagen - reicht EIN Waitstate.
>Ich denke das sollte bei IDE Platten nicht schlechter sein.
Hm, ich weiss nur, dass es bei dem Hmepg Projekt mit manchen Platten
Probleme gab. Und da wurde nur ein AVR bei 8 MHz eingesetzt.
Naja, ein Praxistest wirds zeigen...
>Naja, ich habe nichts gegen den Ausdruck "komplex" solange er
nicht
>abschreckt. Man kann beim M16C wirklich Zug um Zug vorgehen, also
>Feature um Feature betrachten und zu nutzen beginnen und so gesehen
>muss es nicht "komplex" im Sinne von "viel zu
aufwendig" oder so
>gesehen werden. In diesem Sinne finde ich den Ausdruck "flexibel"
oder
>"vielfältig" besser angebracht.
Also abschrecken tut mich das hier sicher nicht. Ich mach ja schon gar
nix anderes mehr... :)
Also, vielen Dank nochmal für deine Hilfe.
Post subject: M16C - Wie oft ist der Flash beschreibbar?
Posted: 2003-07-27 17:30:12
Replies: 20 Views: 1409
Hi!
>Naja, sonst kannst Du /CS1 und /CS2 einen eigenen Pullup spendieren.
>Das macht sowieso Sinn, weil sonst "läuft" Dir die
Pheripherie nach
>dem Reset davon. /CS1 und grösser sind nach dem Reset tristate und das
>bedeutet die Pheripherie läuft Amok, schliest den Buss kurz und
Ja, deswegen wollte ich ja /CS1 und /CS2 mit /CS0 verkoppeln. Dann
wären die mit /CS0 auch gleichzeitig hochgezogen. Oder meintest du,
dass /CS0 nach dem RESET nicht gleich nen Pull-Up hat, weils ja in dem
Moment ein normaler Portpin ist. Das ist natürlich ein Argument. Dann
führe ich die am besten extrern zusammen und spendieren denen noch nen
Pull-Up.
>Gern geschehen. Schick doch mal ein Link/Mail/Info wenns was geworden
>ist.
Auf jeden Fall. Könnte aber nochwas dauern. :)
Zu dem Flashen nochmal grade:
Sehe ich das jetzt richtig, dass ich die 4 Leitungen des UART1 über
einen MAX232 mit der seriellen Schnittstelle des PCs verbinden muss,
und CNVss auf +5V, /CE auf +5V und /EPM auf GND legen muss?
Für CNVss kann man ja nen Jumper zu +5V nehmen.
/CE ist ja /WR des ext. Busses und den könnte ich ja somit auch per
Pullup einfach auf +5V legen, sollte ja dann auch im Normalbetrieb
gehen.
Aber /EPM ist im Normalbetrieb ja /HOLD und sollte per Pull-Up auf +5V
gezogen werden. Mach ich da dann am Besten auch nen Jumper nach Masse
für den Programmiermodus dran? (Das steht nämlich in keinem Beispiel
in den Datenblättern so eingezeichnet)
Btw.: Brauchen /RD, /WR und /BHE nen Pull-Up im normalen Betrieb?
in einem Projekt möchte ich den USB Controller USBN9604 mit einem M16C
Microcontroller verbinden. Um möglichst grossen Datendurchsatz zu
erhalten würde ich gerne das DMA Feature des USBN nutzten.
Ich vermute, das Prinzip welches hinter DMA steckt, ist allgemein denn
ich habe die Signale DRQ und /DACK auch schon bei vielen anderen
Devices gesehn, so dass mir vermutlich auch eine allgemeine Antwort,
welche sich nicht direkt auf den USBN bezieht, weiterhilft.
Der M16C besitzt einen DMA Controller, welcher (durch ein externes
Signal veranlasst) eine bestimmte Anzahl Bytes von einer fixen Adresse
zu einer fortlaufenden Adresse "bewegen" kann.
Von meiner bisherigen Vorstellung her würde ich das DRG Signal des
USBN als externes Signal für den DMA Controller verwenden, ihn also
starten, wenn der USBN einen DMA Transfer requestet. Als fixe Adresse
würde ich dem DMA Controller den IO-Port des USBN geben und als
fortlaufende Adresse einen freien Bereich im RAM.
Nun habe ich es aus dem Datenblatt des USBN so verstanden, dass wenn
dieser per DRQ Signal einen DMA Transfer requestet, der DMA Controller
dies mit einem Low auf dem /DACK Signal bestätigt, dann die
"bestimmte
Anzahl Bytes" überträgt und erst dann /DACK wieder auf high
setzt.
Jetzt weiss ich aber nicht, wie ich mit dem M16C dieses /DACK Signal
generieren soll.
Im Datenblatt zum USBN steht auch, dass das /CS Signal high bleiben
muss, wenn /DACK low ist, also ein DMA Transfer im Gange ist.
Nun habe ich mir überlegt, /DACK während eines DMA Transfers quasi
als
/CS Ersatz zu benutzten. D.h. ich hätte neben den normalen IO-Adressen
für den USBN, welche durch ein low auf /CS signalisiert werden noch
eine DMA Adresse welche /DACK auf low setzt. Allerdings würde das
bedeuten, dass /DACK nach jedem Byte welches übertragen wurde wieder
high wird, da das Byte ja an einer anderen Stelle im RAM geschrieben
bzw. gelesen werden muss und nicht erst nachdem ein kompletter DMA
Transfer beendet ist.
Würde das so funktionieren oder gibt es da eine andere Methode?
Man könnte natürlich auch dafür sorgen, dass /RD bzw /WR nur low
werden, wenn die DMA Adresse für den USBN anliegt, allerdings müsste
dann /DACK immernoch irgendwie für den DMA Transfer auf low gesetzt
werden.
Wäre super, wenn mir da jemand einen Tipp geben könnte, wie ich das
lösen kann.
Post subject: Re: Frage zu Bussystem (/RD bzw. /WR)
Posted: 2003-08-01 18:10:00
Replies: 1 Views: 379
Hi!
>Ohne jetzt die IDE-Spec zu kennen: Ich würde dort nachsehen ob es
zulässig
>ist das das CS er gleichzeitig bzw. durch die Gatterlaufzeit sogar
>geringfügig später für das device passend gesetzt wird.
Sonst könnte es
>passieren das zumindest der erste Zugriff nicht klappt.
Um ein Grafik LCD mit einer negativen Spannung (ca. -15V) zu versorgen
suche ich eine Möglichkeit, diese aus +5V zu generieren.
Vor ein paar Tagen wurde hier dazu mal ein TC7660 vorgeschlagen. Wenn
ich drei davon kaskadiere hätte ich meine -15V. Leider gibts den bei
Reichelt nicht.
Gibt es vielleicht einen Ersatztyp, der bei Reichelt erhältlich ist
oder eine andere Einfache Möglichkeit die -15V zu erzeugen?
You can post new topics in this forum You can reply to topics in this forum You cannot edit your posts in this forum You cannot delete your posts in this forum You cannot post attachments in this forum
Login
Search
![New posts [ Popular ]](images/topic_unread_hot.gif "New posts [ Popular ]"){kind=small}
![No new posts [ Popular ]](images/topic_read_hot.gif "No new posts [ Popular ]"){kind=small}
![New posts [ Locked ]](images/topic_unread_locked.gif "New posts [ Locked ]"){kind=small}
![No new posts [ Locked ]](images/topic_read_locked.gif "No new posts [ Locked ]"){kind=small}
